8. 계수회로

(1) 시프트 레지스터

① 정의 : 수를 기억할 수 있고, 한자리씩 자리 이동을 하면서 펄스열을 출력 시킬 수 있는 레지스터.

(2) 비동기형 계수회로

① 2진 리플 계수기 : 주로 T 또는 JK F/F으로 구성하며, 이 계수기가 계수할 때 가질 수 있는 총출력 상태는 n개의 F/F을 사용하면 2ⁿ가지가 얻어짐
② 비동기형 2ⁿ진 계수기 : JK F/F n개를 연결하여 만든 계수기로 JK F/F을 사용하면 첫째번 F/F은 외부에서 가하는 클록 입력에 의하여 트리거 되고, n째번 F/F의 출력은 (n+1)째번 F/F을 트리거함.

③ 상향 계수기 : 0000에서 0001, 0010, ……, 1111로 입력 펄스에 따라 계수값이 증가하는 계수기.
④ 하향 계수기 : 1111에서 1110, 1101, ……, 0000 등으로 입력 펄스가 들어올 때마다 계수의 내용이 하나씩 감소하여 계수되는 계수기

(3) 동기형 계수회로

① 정의 : 하나의 공통된 클럭 펄스에 의해 플립플롭들이 트리거되어 모든 플립플롭의 상태가 동시에 변화. 병렬 계수기

(4) 링 카운터

① 정의 : 시프트 레지스터의 출력을 입력쪽에 되먹임으로써 클록 펄스가 가해지는 한, 같은 2진수가 레지스터 내부에서 순환하도록 만든 것. 환상 계수기

[전자이론] [앞으로] [뒤로]